Thèse Attaques par Canaux Auxiliaires sur Puces 3D H/F - Doctorat.Gouv.Fr

Établissement : Université Grenoble Alpes École doctorale : EEATS - Electronique, Electrotechnique, Automatique, Traitement du Signal Laboratoire de recherche : Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés Direction de la thèse : Paolo MAISTRI ORCID 0000000199499929 Début de la thèse : 2026-10-01 Date limite de candidature : 2026-05-31T23:59:59 Lorsqu'ils sont mis en oeuvre sur des appareils réels, les algorithmes cryptographiques peuvent être exposés à des attaques physiques. Ces attaques permettent d'extraire des informations sensibles à partir de l'observation de l'appareil, par exemple en surveillant la consommation d'énergie [1] ou les émissions électromagnétiques [2].
Parallèlement, l'externalisation croissante de la conception et de la fabrication des circuits intégrés numériques expose des actifs critiques à des tiers non fiables, élargissant considérablement la surface d'attaque de la chaîne d'approvisionnement des semi-conducteurs. Des données de conception sensibles peuvent être modifiées ou sabotées pendant les phases de conception, de vérification ou de fabrication, permettant l'insertion de chevaux de Troie matériels qui échappent aux tests conventionnels [3]. Parallèlement, l'intégration de coeurs IP « boîte noire » tiers introduit des blocs logiques opaques dont la structure interne ne peut être entièrement vérifiée, créant ainsi des opportunités d'insertion malveillante d'IP avec des charges utiles furtives [4]. Ces vulnérabilités posent de sérieux risques pour l'intégrité du système, la confidentialité et la confiance à long terme dans les écosystèmes de circuits intégrés externalisés.
Ce scénario a déjà montré l'impact potentiel d'une utilisation malveillante, car une logique non fiable peut extraire des informations ou induire des défaillances sans proximité physique avec le circuit victime. Dans [5], il est démontré qu'une logique FPGA d'apparence inoffensive peut servir de capteur de puissance sur puce efficace, permettant des attaques par canal auxiliaire d'analyse de puissance à distance contre des locataires co-résidents. Ce travail et des travaux antérieurs ont montré que l'analyse de canaux auxiliaires à distance basée sur la tension peut exploiter les réseaux de distribution d'énergie partagés pour extraire des informations confidentielles.
Cette thèse vise à explorer des problématiques émergentes qui devraient rapidement devenir critiques, notamment la sécurité physique des circuits 3D face aux menaces internes. Avec l'essor des architectures empilées et des chiplets, de nouvelles surfaces d'attaque apparaissent dans des chaînes de conception et de fabrication de plus en plus distribuées, ce qui rend nécessaire l'étude de mécanismes de protection adaptés.
Les thématiques abordées, à l'interface entre sécurité matérielle et conception RF, s'inscrivent pleinement dans les activités scientifiques du laboratoire TIMA et sont en cohérence avec les priorités locales, nationales et européennes dans le domaine de la microélectronique avancée.
Cette thèse s'intègre dans un contexte de collaboration entre LCIS et TIMA, ainsi que entre les équipes AMfoRS et RMS de TIMA. Ces équipes participent à plusieurs projets nationaux et Européens sur la sécurité matérielle, qui pourront être l'opportunité pour le/la doctorant(e) d'établir des collaborations au delà du sujet proposé.

The goal of this thesis is to analyze the feasibility, assess the risks, and evaluate the effectiveness of known countermeasures against this vulnerability, in order to possibly propose novel solutions or guidelines enabling to minimize the identified threat. The thesis will explore the information leakage models in the scenario of 3D chiplets, as well as the actual attack put in practice in a real-world scenario. The role of the thesis will be therefore (1) to play as the attacker, in order to be able to evaluate the attacker's capabilities; (2) to switch on the designer side, and propose adapted solutions.
This thesis will address several aspects:
- the definition and construction of an appropriate leakage model
- characterization and validation of the proposed threat
- address data processing, in particular trace collection and information leakage through open or covert channels
- proposal and evaluation of architectural countermeasures The candidate will need to build a solid background on circuit design, 3D integration, SPICE- and RF-level simulations, and side channel analysis. This will allow the candidate (the attacker within this first step) to explore several topological solutions for the integrated near-field antennas. Several parameters will be studied, e.g. antenna's shape, size, and placement with respect to the victim design.
A specific test circuit will be designed including the most suitable antenna designs (issued from previous step). This circuit will allow for cost-effective and flexible verification of the proposed approach, risk mitigation, as well as providing a viable and reliable emulation of an implementation.
Several possibilities exist after the information leaks through the side channel. The malicious IP can just act as an internal repeater and forward the information through some auxiliary channel (e.g., regular RF communication and remodulation if a suitable module is implemented) ; retransmit after simple reencoding through some additional covert channel (e.g., by encoding the information within some behavior looking apparently legit); or even process the data in-situ, in order to perform a preliminary processing/analysis of the leaked information.
The proposed project has been structured in a three-year research strategy as follows. In the first year, the candidate will work on building the necessary technical background on circuit design and physical security; once the suitable competences are developed, the design of the near-field probes [several antennas will be considered] will start, together with the related activities to validate the design through extensive simulations. The second year will be devoted to carrying out the attacks: fabricating the antenna designs, collecting traces, and working on data exploitation at circuit and information level. The candidate will leverage the tools and platforms available at CIME Nanotech for design and characterization. Finally, the third year will be dedicated to the proposal and evaluation of architectural countermeasures, the writing of the manuscript and valorization.

Master en cybersécurité, génie informatique ou systèmes embarqués, avec un fort intérêt pour la sécurité matérielle

Compétences :
- Prototypage et simulation des systèmes intégrés
- Attaques physiques
- Conception des circuit
- Bonnes capacités de redaction en anglais