Thèse Accélérateurs Photoniques Sécurisés avec Couches de Sécurité Matérielle Intégrées H/F - Doctorat.Gouv.Fr

Établissement : Université Grenoble Alpes École doctorale : EEATS - Electronique, Electrotechnique, Automatique, Traitement du Signal Laboratoire de recherche : Centre de Radiofréquences, Optique et Micro-nanoélectronique des Alpes Direction de la thèse : Julien POETTE ORCID 0000000292399543 Début de la thèse : 2026-11-01 Date limite de candidature : 2026-05-31T23:59:59 L'intelligence artificielle est de plus en plus déployée en périphérie du réseau, dans les systèmes autonomes, la surveillance industrielle, les dispositifs médicaux et les plateformes de capteurs distribués. Ces applications nécessitent un calcul à faible latence et à haute efficacité énergétique, mais aussi une sécurité matérielle renforcée, car les dispositifs embarqués sont souvent physiquement accessibles et exposés à des risques d'altération, de clonage, de fuite de données, d'extraction de modèles et de reconfiguration malveillante. Les accélérateurs photoniques constituent une voie prometteuse pour dépasser certaines limites énergétiques et de bande passante des architectures électroniques classiques, en exploitant le parallélisme optique, le multiplexage en longueur d'onde et la propagation analogique rapide des signaux. Cependant, la plupart des architectures photoniques actuelles considèrent la sécurité comme une couche numérique externe plutôt que comme une propriété intrinsèque du substrat de calcul.
Ce projet de doctorat propose d'étudier des accélérateurs photoniques sécurisés par la physique, dans lesquels le calcul optique et la confiance matérielle sont co-conçus. L'idée centrale est d'exploiter les propriétés physiques mêmes qui rendent les circuits photoniques intégrés attractifs pour l'accélération afin d'implémenter des primitives de sécurité intégrées. Celles-ci peuvent inclure des fonctions physiques non clonables photoniques, des empreintes spécifiques à chaque puce, la génération de clés sécurisées, l'authentification de dispositifs, la détection d'altération et la protection des états de configuration.
Le projet commencera par définir des architectures d'accélérateurs photoniques adaptées à la multiplication matrice-vecteur et à l'inférence par réseaux neuronaux, telles que les maillages d'interféromètres de Mach-Zehnder. Des couches de sécurité seront ensuite intégrées, soit sous forme de blocs PUF photoniques dédiés, soit comme fonctions partagées au sein même du tissu accélérateur. Ensuite, le travail évaluera comment des chemins optiques sélectionnés peuvent générer des réponses optiques fiables et uniques pour l'authentification et la configuration sécurisée.
Enfin, le projet développera un modèle de menace et une méthodologie de validation pour les accélérateurs photoniques sécurisés. Des attaques telles que le clonage de dispositifs, le sondage par canaux auxiliaires, la manipulation thermique, la reprogrammation malveillante et la modélisation des réponses défi-réponse seront considérées. La validation par simulation et expérimentation quantifiera à la fois les performances de l'accélérateur et les métriques de sécurité, notamment la précision d'inférence, les pertes optiques, l'entropie, l'unicité, la fiabilité, le taux d'erreur binaire et la robustesse à la dérive et au vieillissement. Le résultat attendu est une méthodologie de conception et une architecture de preuve de concept pour des accélérateurs photoniques capables de fournir non seulement un calcul efficace pour l'IA embarquée, mais aussi une sécurité matérielle native.
Photonic accelerators have emerged as promising candidates for AI workloads dominated by linear algebra. Coherent architectures based on Mach-Zehnder interferometer meshes can implement unitary transformations and matrix-vector products, while wavelength-division-multiplexed architectures can exploit multiple optical carriers for parallel computation. Shen et al. introduced a coherent nanophotonic architecture for deep learning, demonstrating how programmable optical interference units can realize neural-network layers [1]. Feldmann et al. later demonstrated an integrated photonic tensor core for convolutional processing, using photonic weighting and optical frequency combs to support highly parallel operation [2].
In parallel, hardware security has become a critical concern for edge and IoT systems. Physical unclonable functions are a widely studied primitive for device authentication and key generation. Unlike conventional key storage, a PUF derives secrets from physical randomness, reducing the need to store permanent digital keys in nonvolatile memory. The foundations of physical one-way functions and silicon PUFs were established by Pappu et al. and by Suh and Devadas [3], [4]. More recent work has extended these concepts to photonic integrated circuits, where fabrication-induced variations in waveguides, resonators, interferometers, couplers, and phase shifters can generate high-dimensional optical fingerprints [5], [6].
Despite these advances, photonic acceleration and photonic security are often treated as separate research directions. Photonic neural networks mainly focus on throughput, energy, footprint, and inference accuracy, while photonic PUFs focus on uniqueness, reliability, entropy, and resistance to modeling attacks. This separation leaves open a key research opportunity: can the same photonic substrate provide both useful analog computation and hardware-rooted trust? The NEUROPULS project has highlighted the relevance of secure, energy-efficient neuromorphic photonic accelerators for future computing systems [7]. Building on this direction, the proposed PhD will develop architectures in which the physical identity of the photonic circuit is directly linked to the accelerator that performs the computation. The main objective is to design and validate secure-by-physics photonic accelerators for edge-AI and distributed intelligent systems. The project will investigate accelerator architectures based on integrated photonic meshes and wavelength-selective circuits, together with hardware security layers based on photonic challenge-response behavior. Both silicon nitride and glass-based integrated photonic platforms will be considered, as they offer complementary advantages in terms of propagation loss, optical transparency, thermal behavior, scalability, and compatibility with passive or reconfigurable photonic circuits. The work will combine device and circuit modeling, architecture-level simulation, security evaluation, and experimental validation. Secure photonic accelerator architecture:
The first research axis will define a baseline photonic accelerator architecture capable of solving a series of typical benchmark computing tasks (e.g., NARMA, MNIST etc.). Candidate architectures include Mach-Zehnder interferometer meshes, microring or resonator-based weighting circuits, wavelength-multiplexed photonic processing blocks, and hybrid photonic-electronic control systems. The accelerator will be modeled at multiple abstraction levels, from optical transfer matrices and component non-idealities to analog noise, thermal drift, quantization, calibration overhead, and algorithm-level inference accuracy.
Security will be introduced as an architectural constraint from the start. The accelerator will include a security layer composed of photonic challenge-response paths, fingerprint extraction circuits, and secure configuration protocols. Selected optical paths through interferometer meshes, resonator arrays, or wavelength-selective circuits may be probed with optical challenges. The resulting analog responses can then be digitized and post-processed to generate device identifiers, authentication tags, or session-specific keys. A central question will be whether security should be implemented in a dedicated photonic PUF block or embedded directly into the accelerator fabric using redundant paths, calibration states, or unused wavelength channels.

Photonic fingerprints and platform-aware security primitives:
The second research axis will investigate how fabrication variability and platform-specific optical responses can be exploited for robust security. Photonic PUFs may be built from microring resonator arrays, MZI meshes, multimode interference structures, wavelength-selective filters, or weakly disordered waveguide networks. Each option offers a different trade-off between entropy, controllability, environmental sensitivity, optical loss, area, and modeling resistance. The project will quantify uniqueness, uniformity, bit error rate, entropy, inter-device and intra-device Hamming distances, and robustness to temperature, laser wavelength drift, aging, and measurement noise.
A specific contribution will be the comparison of silicon nitride and glass platforms for secure photonic acceleration. Silicon nitride is attractive because of its low optical loss, wide transparency window, low nonlinear absorption, and compatibility with passive photonic circuits. Glass platforms may offer excellent propagation loss, thermal stability, and scalable passive routing for larger optical systems. The project will assess how these platform properties affect both accelerator performance and security behavior. For example, lower-loss platforms may support longer or more complex challenge-response paths, while different fabrication tolerances may produce different fingerprint entropy and stability profiles.

Threat modeling and validation methodology:
The third research axis will integrate the accelerator and security layer into a complete secure-computing workflow. The target use case will be edge-AI inference on sensitive sensor data, where the device must prove its identity and integrity before executing or receiving a protected model configuration. The security layer may support device authentication, secure bootstrapping of photonic configurations, tamper detection, or cryptographic binding between a model and the physical accelerator.
A formal threat model will be developed to guide the design. Attacks may include device cloning, unauthorized model loading, probing of optical or electrical control signals, side-channel leakage, thermal manipulation, malicious reconfiguration, and machine-learning-based modeling of challenge-response pairs. The project will evaluate countermeasures such as wavelength-randomized challenges, response obfuscation, secure calibration, environmental compensation, challenge-space limitation, and tamper-sensitive optical monitoring. Validation will combine simulation and experimental measurements on silicon nitride or glass photonic prototypes depending on design choices. The expected outcome is a design methodology and proof-of-concept architecture for photonic accelerators that provide both efficient edge-AI computation and native hardware security.

Les personnes candidates devront avoir des prérequis théorique en physique et optique, et doivent avoir une expérience dans la conduite de travaux expérimentaux dans un contexte lié à la recherche.