Stage - Développement et Optimisation Architecture Gpgpu H/F - 38

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au coeur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

- La conscience des responsabilités
- La coopération
- La curiositéRejoignez-nous en Stage !

CEA Tech Corporate from CEA Tech on Vimeo.
En tant que stagiaire au CEA, vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.

Description du poste :

Dans le cadre de nos travaux sur le calcul haute-performance, nous développons des solutions de processeur type GPGPU sur FPGA basées sur l'architecture open-source Vortex (https://github.com/vortexgpgpu/vortex). Cette architecture possède un très grand nombre de paramètres qui rend l'exploration exhaustive de la configuration de Vortex impossible. Ce stage portera donc sur l'exploration de cet espace des solutions à l'aide d'outils d'optimisation basé typiquement sur des algorithmes génétiques.
Ce stage se découpe en différents volets :
- Dans un premier temps, il s'agira de :
o Concevoir un environnement de synthèse FPGA optimisé incluant extraction de la fréquence maximale du design.
o Dériver un environnement de simulation simplifié de Vortex.
- Il s'agira ensuite d'interfacer les deux flows précédement développés avec un outil d'optimisation multi-objectif existant et déjà utilisé au laboratoire.
- Pour finir par mettre en oeuvre la solution développée afin d'extraire une configuration de Vortex optimisée pour les cas applicatifs visées (calcul scientifique).

L'essentiel du travail technique se fera dans un environnement Linux et les langages utilisés sont TCL pour l'environnement FPGA et python pour l'optimisation multi-objectif.

En fonction des attendus de votre école, les sujets pourront être discutés.