Caractérisation de Covert Channels dans un Processeur Out Of Order Risc H/F - 38

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au coeur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

- La conscience des responsabilités
- La coopération
- La curiositéRejoignez-nous en stage !
En tant que stagiaire au CEA-LETI (Institut de recherche technologique de CEA Tech), vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.

NOUS REJOINDRE, POUR FAIRE QUOI ?
Pour contribuer au transfert industriel d'innovations pour des applications dans le domaine de l'industrie, de l'aéronautique, de la bio production, du sport ou encore de l'agriculture et de la préservation des ressources, en réalisant des cartes électroniques et de la programmation pour des systèmes embarqués.

Vos missions :
Dans le laboratoire LSCO du LETI/DSYS nous nous intéressons à la sécurité des processeurs et en particulier nous cherchons à les protéger contre des attaques dites "transitoires" plus connues sous le nom d'attaques Spectre. Elles utilisent des canaux cachés dans les microarchitectures des CPUs pour exfiltrer des données secrètes entre deux processus ou entre deux modes de privilèges. Nous avons modélisé ces "covert channels" avec une approche probabiliste basée sur des chaînes de Markov cachées. Nous aimerions dans le cadre de ce stage, évaluer une méthode permettant l'estimation empirique des probabilités conditionnelles de ce modèle de chaîne de Markov. On pourra se baser sur la génération dirigée de suites d'instructions qui pourront ensuite être simulé dans un processeur d'applications out of order RISC-V. Les valeurs des signaux internes pourront alors être traitées pour dériver les matrices de transition de notre modèle. Au final, nous pourrions obtenir une cartographie des microarchitecture pouvant fuir des données.